pulp-platform/axi

用于高性能片上通信的 AXI SystemVerilog 可综合 IP 模块与验证基础设施

↗ 在 GitHub 打开

星数

1,677

Fork 数

372

语言

SystemVerilog

许可

NOASSERTION

最后推送

2周前

SystemVerilog fpga ip hardware asic rtl systemverilog axi4 axi axi4-lite network-on-chip

还没有相关情报

radar 追踪的来源里还没有出现过这个 repo。收集器按计划运行——等它覆盖到这个 repo 再回来看看。