SpinalHDL/VexRiscv

FPGA 友好的 32 位 RISC‑V CPU 实作

↗ 在 GitHub 打开

星数

3,239

Fork 数

512

语言

Assembly

许可

MIT

最后推送

1周前

Assembly riscv cpu fpga vhdl verilog soc softcore spinalhdl

还没有相关情报

radar 追踪的来源里还没有出现过这个 repo。收集器按计划运行——等它覆盖到这个 repo 再回来看看。