verilog-to-routing/vtr-verilog-to-routing

@verilog-to-routing

Verilog 转路由 -- 用于 FPGA 研究的开源 CAD 流程

↗ 在 GitHub 打开

星数

1,265

Fork 数

445

语言

C++

许可

NOASSERTION

最后推送

5小时前

C++routing synthesis cad fpga eda verilog placement vpr vtr

还没有相关情报

radar 追踪的来源里还没有出现过这个 repo。收集器按计划运行——等它覆盖到这个 repo 再回来看看。