TerosTechnology/vscode-terosHDL

@TerosTechnology

VHDL 與 Verilog/SV IDE：狀態機檢視器、linter、文件、程式碼片段...以及更多！

↗ 在 GitHub 開啟

星數

739

Fork 數

71

語言

VHDL

授權

GPL-3.0

最後推送

1 個月前

VHDL fpga vhdl verilog systemverilog

還沒有相關情報

radar 追蹤的來源裡還沒有出現過這個 repo。收集器照排程執行——等它涵蓋到這個 repo 再回來看看。