vhdl

數位邏輯設計工具與模擬器

FPGA 友好的 32 位 RISC‑V CPU 實作

VHDL 2008/93/87 模擬器

cocotb：基於 Python 的晶片（RTL）驗證

🖥️ 以跨平台 VHDL 編寫的小型、可客製化且可擴充的 MCU 級 32 位元 RISC-V 軟核 CPU 與類微控制器 SoC。

基於 Scala 的 HDL

Haskell 轉 VHDL/Verilog/SystemVerilog 編譯器

用於 FPGA/ASIC 開發的套件管理器與建構抽象化工具

模組化硬體建置系統

硬體描述語言

開源 IEEE 802.11 WiFi 基頻 FPGA（晶片）設計：FPGA、硬體

VHDL 編譯器與模擬器

VUnit 是一個用於 VHDL/SystemVerilog 的單元測試框架

用於介接 EDA 工具的抽象化函式庫

PypelineC：一個硬體描述語言（HDL），將類似高階綜合（HLS）的自動管線化作為語言結構與編譯器功能。

VHDL 與 Verilog/SV IDE：狀態機檢視器、linter、文件、程式碼片段...以及更多！

以 VHDL 2008 編寫的微型 Open POWER ISA 軟核心

可攜式 RISC-V 單晶片系統實作：包含 RTL、除錯器與模擬器

免費與開源硬體驗證工具及框架列表

一個以 Rust 編寫的快速 VHDL 語言伺服器與分析函式庫