risc-v

給系統軟體工程師的硬體感知資料結構指南。

一個自主架設且具教育意義的 C 語言最佳化編譯器

一本關於如何在 Rust 中輕鬆編寫作業系統核心的書。

以 Verilog 實作的開源 GPU，大致基於 RISC-V ISA

全速、線速的 Wireguard VPN 硬體實作，使用低成本的 Artix7 FPGA 與開源工具鏈。如果您追求安全與隱私，我們的程式碼庫中沒有任何隱私，大門永遠敞開歡迎對後門進行審查，無論是 RTL、嵌入式、建置、bitstream 或是設計與交付套件的任何其他方面。請進！

RISC-V 虛擬機

最快的 RVA23 RISC-V 沙盒

:stars: 特別適合資源受限的嵌入式系統（低記憶體與低功耗），如 8 位元、16 位元和 32 位元微控制器的軟體清單（硬體介面、函式庫、協定等）。

帶有除錯功能的 3 階段 RV32IMACZb* 處理器

執行 Debian Linux 發行版的 FPGA RISC-V SoC 之 Xilinx Vivado 區塊設計

FireSim：具備地端與雲端彈性、快速且輕鬆的 FPGA 加速硬體模擬

SCR1 是一個使用 Verilog 實作的高品質開源 RISC-V MCU 核心

VeeR EH1 核心

我們 ❤️ 實習生！

針對 CORE-V 系列 RISC-V 核心的功能驗證專案。

在 RISC‑V Linux 上執行 x86 與 x86-64 遊戲

RISC-V 指南。學習 RISC-V 電腦架構，以及用於在 RISC-V 硬體上進行開發的開發工具與作業系統。

用於教育目的的 RISC-V CPU 模擬器

JTAG 探針韌體

精簡且高效的 RISC-V RV32I[MAFC] 模擬器

Bao，一個輕量級靜態分區 Hypervisor

適用於 Arm 與 RISC-V C/C++ 開發者的 Eclipse Embedded CDT 外掛程式（前身為 GNU MCU Eclipse 外掛程式）。包含作為 Release 發布的舊版外掛程式存檔。

B2R2 is a fully managed binary analysis framework written in F#. It provides a rich set of algorithms, functions, and tools for reverse engineering, program analysis, and binary-level inspection.

Ted Fried 的 MicroCore Labs 專案 - 包含 8088、8086、8051、6502、68000、Z80、Risc-V 的 FPGA CPU 核心與模擬器，以及打字機與 EPROM 模擬器專案

從零設計的可攜式遊戲主機：包含 CPU、圖形處理、PCB 與所有相關組件

Main AROS repository for active development. Contains the main Operating System components and Build System.