chipsalliance/Cores-VeeR-EH1

VeeR EH1 核心

↗ 在 GitHub 打开

星数

966

Fork 数

243

语言

SystemVerilog

许可

Apache-2.0

最后推送

2个月前

SystemVerilog risc-v riscv fpga risc asic-design rtl processor riscv32 open-source-hardware verilator ahb-lite axi4 fusesoc veer western-digital

还没有相关情报

radar 追踪的来源里还没有出现过这个 repo。收集器按计划运行——等它覆盖到这个 repo 再回来看看。